[Verilog프로그래밍] 동기식 counter > metric7

[Verilog프로그래밍] 동기식 counter

페이지 정보

작성일 23-01-23 06:58

본문

parallel load는 병렬 로드로 기존 값에 상관 없이 data값을 그대로 출력하는 것을 말하고 count는 주어진 진수에 맞추어 reset0이고 load0 enable1일 때 증가한다. 카운터의 모든 상태가 클럭에 따라서만 변하면 이것은 동기식 카운터 그렇지 않으면 비 동기식 카운터라고 한다.
순서
- 동기 제어신호와 비동기 제어신호에 대한 이해
다.
- 여러 가지 순차회로에 대한 동작 이해

Verilog프로그래밍,동기식 counter
[Verilog프로그래밍] 동기식 counter

레지스터
0 00 변화없음

0 1 x parallel load
지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함
1. 목적

Download : [Verilog프로그래밍] 동기식 c.hwp( 59 )

1. 목적 지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함 2. 기초지식 - 여러 가지 순차회로에 대한 동작 이해 레지스터

제어신도 모두가 0일 때는 변화 없다.

매 클럭마다 정해진 손서에 따라서 상태값이 변하는 레지스터를 말한다. 클럭에 따라 변하면 동기식 카운터 그렇지 않으면 비 동기식 카운터라고 한다.

레포트 > 공학,기술계열
reset load enable 동작
1 x x reset (출력 0)

2. 기초지식

설명

0 01 count (증가)
보통은 clock이 상승에지이냐 하강에지이냐에 따라서 출력값들이 影響(영향)을 받도록 설계를 한다. 컨트롤이 편하기 때문일것이다 카운터를 예로들어 설명(explanation)하겠다.
이번 숙제의 경우 아래의 동작을 해야한다.

뒤로가기 metric7

본문